La barrera del nanómetro no es más que psicológica. Fabricantes como Intel, TSMC o Samsung han utilizado técnicas de fotolitografía avanzada para reducir el tamaño de sus transistores, pero cada nanómetro que logran reducir es un paso de gigante.
Actualmente ya se están produciendo transistores de 3 nanómetros, pero ASML, compañía holandesa que fabrica los equipos que utilizan la mayor parte de los fabricantes de semiconductores en sus fundiciones, ha anunciado su plan para los próximos años y llega hasta 2030, momento en el que prevén que se fabriquen los primeros transistores por debajo de 1 nanómetro.
Pese a llevar algunos años de retraso en esta carrera, Intel, a través de su CEO Pat Gelsinger, ya ha defendido que en la industria deberíamos dejar de hablar de nanómetros y pasar a hablar de ángstroms (Å). Una unidad de longitud que suele utilizarse al referirse a longitudes de onda y distancias moleculares y que equivale a 0,1 nanómetros. Un cambio de nomenclatura que visto el roadmap de ASML tiene bastante sentido.
Ir por debajo del nanómetro requerirá nuevas técnicas, que ya están probándose

Durante su evento para inversores, ASML ha detallado los puntos más relevantes de su estrategia y ha dado una gran cantidad de detalles sobre los procesos de fabricación de semiconductores para la próxima década. Entre los mensajes de esta importante compañía se encuentran que "la Ley de Moore está viva y goza de buena salud" y que para los próximos años se dará el salto a la tecnología High-NA ('Alta apertura numérica').
Se trata de una plataforma que contiene ópticas con un nuevo diseño y que permiten mejorar hasta un 70% la resolución de la plataforma de litografía extrema actual. Una máquina con mejor precisión que se utilizará en los procesos de fabricación de 3 nanómetros en inferior.

Para 2030, ASML espera reducir el tamaño de los transistores por debajo del nanómetro. Para 2026 nos situaríamos en 1,4 nanómetros (o 14 ángstroms) y para 2030 se prevé alcanzar los 0,7 nanómetros (o 7 ángstroms).
Estos transistores tan pequeños no serán fabricados mediante la técnica FinFET que utilizan fabricantes como Samsung. En su lugar se tendrán que aplicar tecnologías como los canales atómicos 2D o 'Complementary FET', que consiste en apilar los transistores verticalmente.

En 2030, TSMC, uno de los grandes clientes de la compañía holandesa, tiene previsto crear procesadores con más de 300.000 millones de transistores. Por comparar, la GPU Nvidia Ampere cuenta con 54.000 millones y la CPU AMD Epyc Rome basada en Zen 2 y fabricada en 7 nanómetros cuenta con 39.000 millones.

Los cálculos de ASML es que la eficiencia en la creación de semiconductores va a seguir mejorando, con un crecimiento aproximado de eficiencia 3x cada dos años, hasta 2040.
Las previsiones son optimistas y ASML espera que la disponibilidad de sus máquinas de litografía ultravioleta extrema (EUV) sea del 95% para 2025, ampliando en más del 50% la capacidad de producción diaria. Es decir, la gran empresa detrás de la producción de semiconductores no solo espera que la crisis de los semiconductores termine, sino que la producción se duplique.
Imagen | Laura Ockel
Ver 32 comentarios
32 comentarios
radl
Vaya hombre, resulta que el Metal Pitch y el Edge Error van a seguir una tendencia muy lenta de reducción, pero "el nombre del nodo" va bajar a toda leche... incluso llegando a los 7 Armstrong, cuando el diámetro de Van der Waals del Silicio es de 4,2.
Y todo ello sin problemas de túnel cuántico.
Marketing puro.
El único dato que importa a día de hoy con tanto engaño por parte de los fabricantes es la cantidad de transistores por mm2, y la cantidad de transistores totales en en chip, curiosamente un dato al que no suelen hacer mención.
espoff
A ver si alguien me lo puede explicar. ¿Qué ventajas tiene hacer transistores cada vez más pequeños? Dentro de mi CPU hay sitio de sobra, no creo que el espacio sea un problema. Podrían hacer los procesadores el doble de gordos.
salomon100
No lo sé Rick !! me ha faltado en el articulo algo sobre los limite del silicio y como van a solucionar este problema
rafaello76
Un enlace covalente Si-Si es de 0.12nm. A ver quien miniaturiza eso.
skanskan_1
España debería invertir en esto, no comprarselo todo hecho a los demás.
Estos circuitos se fabrican con litografía ultravioleta sobre obleas de silicio... ¿Alguien sabe como se fabrican las obleas para que queden perfectamente lisas, sin irregularidades y sin contaminantes?
skanskan_1
¿Y qué va a hacer Apple para superar esto?
Tarde o temprano comenzaremos a ver chips cuánticos o mixtos.
kinton
Tranquilos, que la demanda también se duplicará... :)
elchuso
Que nivelazo!
Sobre todo los interesantes comentarios de biturrizar.
Nada más que por eso, me voy a desayunar un batido de grafeno dopado con iones de litio y raspadura de cuerno de boticario con microplásticos reciclados.
Ahora en serio: magníficos comentarios.
Saludos.
catusmalvatus
Clickbait. Un período de 10 años no es poner una fecha.